<div dir="ltr">Thank you Fredrik, <div>I have managed to check out source from </div><div><br></div><blockquote style="margin:0 0 0 40px;border:none;padding:0px"><div><i><span style="font-size:12.8px">The performance I was thinking of was more along the lines of signing</span></i></div><div><i><span style="font-size:12.8px">performance... The UARTs run at 921600 bps and unfortunately that is not our</span></i></div><div><i><span style="font-size:12.8px">current speed bottleneck ;).</span></i></div></blockquote><div><br></div><div>May I ask what  the current signing performance is? <br style="font-size:12.8px"><br style="font-size:12.8px"></div><blockquote style="margin:0 0 0 40px;border:none;padding:0px"><div><i><span style="font-size:12.8px">We're planning to replace the FTDI chips with an alternative design by Peter</span></i></div><div><i><span style="font-size:12.8px">Stuge, using small STM32s to do higher speed USB in the short term. For the</span></i></div><div><i><span style="font-size:12.8px">long term, the extremely loose plan is to maybe connect a GigE interface to</span></i></div><div><i><span style="font-size:12.8px">the FPGA. We did route the 16 pin GPIO header with that in mind.</span></i></div></blockquote><div><span style="font-size:12.8px"><br></span></div><div><span style="font-size:12.8px">Would a PCIe interface be considered? Would USB3 be favoured?</span></div><div><span style="font-size:12.8px">If I may ask what are the predominant use cases for the HSM at the moment?</span></div><div><span style="font-size:12.8px">Is it mainly foreseen as a HSM for use with a Laptop?</span></div><div><span style="font-size:12.8px"><br></span></div><div><span style="font-size:12.8px">Using the Gigabit Serdes on the Artix, it would be possible to include two Gigabit ethernet ports, </span></div><div><span style="font-size:12.8px">and use the device as a bump in the wire for a L2/L3 encrypter.</span></div><div><span style="font-size:12.8px"><br></span></div><div><span style="font-size:12.8px">Thanks </span><br></div><div><span style="font-size:12.8px">Jason</span></div><div><span style="font-size:12.8px"><br></span></div><div><span style="font-size:12.8px"><br></span></div><div><br></div></div><div class="gmail_extra"><br><div class="gmail_quote">On Mon, Feb 20, 2017 at 2:02 PM, Fredrik Thulin <span dir="ltr"><<a href="mailto:fredrik@thulin.net" target="_blank">fredrik@thulin.net</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><span class="">On måndag 20 februari 2017 kl. 13:37:49 CET Jason van Aardt wrote:<br>
> Hi Fredrik,<br>
><br>
> Nice to meet you virtually, May I ask if there is perhaps a list of the<br>
> planned update/additions  for the next release of hardware?<br>
<br>
</span>This is what we've got: <a href="https://trac.cryptech.is/wiki/PostAlphaPlan" rel="noreferrer" target="_blank">https://trac.cryptech.is/wiki/<wbr>PostAlphaPlan</a><br>
<span class=""><br>
> What is the current performance if I may ask?<br>
> Is the FTDI connected USB2.0 UART interface the primary interface<br>
> currently? What is the throughput on the Serial side at the moment?<br>
<br>
</span>The performance I was thinking of was more along the lines of signing<br>
performance... The UARTs run at 921600 bps and unfortunately that is not our<br>
current speed bottleneck ;).<br>
<br>
We're planning to replace the FTDI chips with an alternative design by Peter<br>
Stuge, using small STM32s to do higher speed USB in the short term. For the<br>
long term, the extremely loose plan is to maybe connect a GigE interface to<br>
the FPGA. We did route the 16 pin GPIO header with that in mind.<br>
<span class=""><br>
> I can see that Tamper detection is a big topic to cover based on the<br>
> current hardware.<br>
><br>
> I see from the circuit diagram that the hardware tamper detection would be<br>
> related to both additional hardware(Tamperswitch on lid? possible tamper<br>
> Foil continuity circuitry?) as well as related code on the ATtiny, to wipe<br>
> the Master Keys stored on the 23K640-I/SN?<br>
<br>
</span>Right<br>
<span class=""><br>
> As well as the Keystore memory, 128 Mbit (N25Q128A13ESE*) ?<br>
<br>
</span>No, everything in there is encrypted by the Master Key. I don't think there<br>
could ever be time and power available to securely wipe the keystore memory in<br>
case of a tamper event?<br>
<span class=""><br>
> Need to look at "Zerorise" function in case of rapid erase via panic button<br>
> SW2, and a mechanical mechanism so that it is easy to zerorise, but not<br>
> easy to do inadvertently.<br>
<br>
</span>We have the AVR code to wipe the Master key memory when the PANIC-button is<br>
pressed already. <a href="https://trac.cryptech.is/browser/sw/tamper" rel="noreferrer" target="_blank">https://trac.cryptech.is/<wbr>browser/sw/tamper</a><br>
<br>
The PANIC button is just a proof-of-concept, but could also be seen as a<br>
"Zeroize" function as it stands today.<br>
<span class=""><br>
> Are there currently counter measures implemented against side channel<br>
> attacks eg. differential power analysis?<br>
> Using variable clock rates, additional nondeterministic loops etc.<br>
<br>
</span>Nope, nothing. Suggestions welcome.<br>
<span class=""><br>
> May I ask what is the best way to get a latest hardware release board?<br>
> Though the ordering at <a href="https://www.crowdsupply.com/cryptech/open-hardware-" rel="noreferrer" target="_blank">https://www.crowdsupply.com/<wbr>cryptech/open-hardware-</a>> security-module?<br>
<br>
</span>Yes, that would be the best way.<br>
<span class="HOEnZb"><font color="#888888"><br>
/Fredrik<br>
<br>
</font></span></blockquote></div><br><br clear="all"><div><br></div>-- <br><div class="gmail_signature" data-smartmail="gmail_signature"><div dir="ltr"><div><div dir="ltr"><div style="color:rgb(0,0,0);font-family:Calibri,sans-serif"><font size="2">Kind Regards</font></div><div style="color:rgb(0,0,0);font-family:Calibri,sans-serif"><b>Jason van Aardt</b></div><div style="color:rgb(0,0,0);font-family:Calibri,sans-serif"><font size="1"><img src="https://docs.google.com/uc?export=download&id=0B2nALZwtsy9PQjc3TFVkRUlqc2s&revid=0B2nALZwtsy9Pc2piRmpibkhoSDFNUWo5NmYrVk1ObUNpd2lJPQ" width="96" height="60"><br></font></div><div style="color:rgb(0,0,0);font-family:Calibri,sans-serif"><div style="font-size:12.8px"><font size="1">+27 794939762</font></div><div style="font-size:12.8px"><font size="1">Skype : Jason.vanaardt</font></div></div></div></div></div></div>
</div>