<html><head></head><body><div class="gmail_quote">Am 30. September 2015 01:54:03 GMT+08:00, schrieb Randy Bush <randy@psg.com>:<blockquote class="gmail_quote" style="margin: 0pt 0pt 0pt 0.8ex; border-left: 1px solid rgb(204, 204, 204); padding-left: 1ex;">
<pre class="k9mail"><blockquote class="gmail_quote" style="margin: 0pt 0pt 1ex 0.8ex; border-left: 1px solid #729fcf; padding-left: 1ex;"> 1) Just leave everything as it is right now with mixed resets.<br /> <br /> 2) We start a voting process and decide, what kind of reset we will be <br /> using from now on. Everyone will then modify his cores accordingly.<br /> <br /> 3) Someone will take responsibility and decide for the whole team, what <br /> kind of reset is the right one for us. Again everyone will then modify <br /> his cores accordingly.<br /></blockquote><br />you, rob, and joachim please crawl in a corner, discuss, and declare<br />result.<br /><br />randy<br /><hr /><br />Tech mailing list<br />Tech@cryptech.is<br /><a href="https://lists.cryptech.is/listinfo/tech">https://lists.cryptech.is/listinfo/tech</a><br /></pre></blockquote></div><br clear="all">I don't know where this religious part about resets originates from; in reality, your average ASIC and FPGA
flip-flop has an async active low input for reset. Using that means least amount of resources and confusion. It's just like the egg thing mentioned in Gulliver's travels: the bubble normally is on the big end, and therefore opening it there is easier. Religious wars started, nonetheless. <br>
<br>
Of course, you must not activate the clock before reset goes away (easy). But for sync reset, it's just the other way round: you must make sure there is an active clock before reset goes away, which is about the same effort. For I/Os with a defined value at startup, async is the only possible choice. And active low, because 0V is the only reliably available voltage at startup (not applicable for FPGAs).<br>
<br>
The reset is only for startup, never for active circuit logic (unless you really  know what you are doing ;-), therefore, every later transition must be synchronous.<br>
-- <br>
Bernd Paysan<br>
"If you want it done right, you have to do it yourself"<br>
net2o ID: kQusJzA;7*?t=uy@X}1GWr!+0qqp_Cn176t4(dQ*<br>
<a href="http://bernd-paysan.de/">http://bernd-paysan.de/</a></body></html>