<div>06.02.2015, 12:37, "Joachim Strömbergson" <joachim@secworks.se>:</div><blockquote type="cite"><br /><p>Yes, your suggestion was good (having page zero for system info). I<br />think that if it is possible to increase the address space we should do<br />so right now. What would be the consequence in terms of access - you are<br />pushing 2+2 w16 for address anyway, or is it only one w16 word? That is,<br />if we move to more bits we need to do an extra write operation?</p></blockquote><div>No, we will not need an extra write operation. Novena board has 16 multiplexed address/data lines and 3 additional address-only lines. If you remember my EIM timing diagrams, every transaction has three databeats, we need to latch three additional address bits during the first databeat and concatenate them with 16 lower bits latched from data bus. So only width of address bus will change. I'll send you updated arbiter sources soon.</div><div> </div><div>-- <br />With best regards,</div><div>Pavel Shatov</div><div> </div>