<div>Hello everyone.</div><div>š</div><div>I haven't attended your meeting, so I don't know all the <span><span>underlying details of your discussion. </span></span>Do you intentionally want your board to include CPU and FPGA as two separate chips? As far as I know in terms of hardware security having one single integrated circuit is better. Two options are possible to combine both CPU and FPGA in one physical IC.</div><div>š</div><div>The first option is to select larger FPGA and add some processor IP core to it. Both Altera and Xilinx provide soft processors, but they are not opensource. I believe there might be suitable soft processors available at <a href="http://opencores.org/projects">http://opencores.org/projects</a>. The drawback of this approach is that such soft processors will not run very fast. I've mostly worked with Spartan-6, from my experience it is difficult to push MicroBlaze from Xilinx beyond 125-133 MHz. Other processors should be about the same. On the other hand you can configure soft processor to only include modules that you actually need.</div><div>š</div><div>The second option is to use some PSoC chip. I can suggest having a look at Zynq from Xilinx: <a href="http://www.xilinx.com/publications/prod_mktg/zynq7000/Zynq-7000-combined-product-table.pdf">http://www.xilinx.com/publications/prod_mktg/zynq7000/Zynq-7000-combined-product-table.pdf</a>. It has dual-core ARM Coretex-A9 CPU and Artix/Kintex FPGA in one package. There are several other PSoC vendors too, Zynq is just an example. From my experience programmable system-on-chip projects require much initial effort, but as the project matures it becomes easier to develop it.<a href="http://www.xilinx.com/publications/prod_mktg/zynq7000/Zynq-7000-combined-product-table.pdf"></a></div><div>š</div><div>11.01.2015, 12:18, "Fredrik Thulin" <<a href="mailto:fredrik@thulin.net">fredrik@thulin.net</a>>:</div><blockquote type="cite"><p>It seems to me that the interface between the FPGA and ARM will be one of the <br />real selectors for what ARM to use?<br /><br />Joachim, can you make a baseline suggestion for what FPGA to use and what <br />interface to use?<br /><br />I remember from the meeting last week that we said we are currently using <br />about 70% of the resources in the Novena FPGA and would aim for something 10x <br />(?) bigger for the alpha board, to not be space constrained during <br />development?<br /><br />/Fredrik<br /><br />_______________________________________________<br />Tech mailing list<br /><a href="mailto:Tech@cryptech.is">Tech@cryptech.is</a><br /><a href="https://lists.cryptech.is/listinfo/tech">https://lists.cryptech.is/listinfo/tech</a></p></blockquote><div>š</div><div>š</div><div>-- <br />With best regards,</div><div>Paul Shatov</div><div>š</div>