<div>21.05.2015, 11:34, "Joachim Strömbergson" <joachim@secworks.se>:</div><blockquote type="cite"><p><br /><br />Aloha!<br /><br />Randy Bush wrote:</p><blockquote> ft & js (and anyone else who wsnts t chip in), do you like the eng<br /> tasks terms and conditions?</blockquote><p>Not in the contract and possibly not needed. But I assume and expect<br />that there will be preliminary releases of schematics and layout, not<br />two months wait before first version of schematic for example.<br /><br />I assume that we (Fredrik, I, Pavel) will be actively involved and for<br />example review prereleases of schematics during the development. At<br />least get a PDF of schematics once a week at the beginning and then once<br />every second week at the end. Not formal reviews, but be able to look at<br />and respond, comment and support bitsim on the development.</p></blockquote><div>Yes, that is the workflow I actually expect. Schematics for complex board are usually created using hierarchical (modular) approach. Novena's schematics, for example, has separate blocks for power, memory, FPGA, ethernet, etc. I think, BitSim guys will work the same way block-by-block. Maybe we can ask them to send us parts of their schematics when they are ready. Checking one large piece of schematics is more difficult, than reviewing several smaller blocks.</div><div> </div><div>-- <br />Pavel</div><div> </div>